扫码关注
- 全部
- 默认排序
器件摆放注意局部对齐处理2.电源输入的滤波电容应该靠近输入管脚（4脚）放置3.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊4.确认一下此处是否满足载流【问题改善建议】：加粗线宽或者铺铜处理5.差分线处理不当，锯齿状等长，
电源输入的滤波电容应该靠近输入管脚（4脚）放置2.此处走线需要优化一下，尽量不要有直角，走线不要从器件中间穿3.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍4.器件摆放注意局部对齐处理5.logo图片最好不要放在焊盘上【问题改善建
随着时代发展，EDA工具越来越多种，市场上的主流EDA软件大致上可归类为Altium Designer、Cadence Allegro、Metro Pads，也是现在的电子工程师必须重点了解的工具之三，今天我们来聊聊基于Allegro根据的
系统级信号完整性（SI）仿真是高速PCB设计的重要概念，其存在间接联系着高速PCB电路设计的正常运行，但有很多小白不清楚，甚至错将系统级SI仿真和普通的SI混为一谈，这是错误的思维误区，我们要尽量避免。一般来说，现在的EDA信号完整性根据主
现在网络上大量的EDA软件视频教程，帮助学生和初级电子工程师更快的熟悉软件使用方法，入门是真的快啊。原理图设计的时候，如果你对元器件特性不明白，不知道电源怎么设计，带负载能力不清楚，单板电流消耗，单板处于休眠或者正常工作状态等等不清楚，那可以肯定是一个失败的设计！但是对于PCB设计来说，初学者很快就
我国虽然在多种重要领域位居先列水平，如航天航空、5G网络建设等，但在EDA软件方面，却是尴尬的存在，尤其是随着中美贸易战的到来，越来越多的人希望国产EDA能够站起来。EDA（Electronic design automation）电子设计
一个学习信号完整性的layout工程师在刚开始接触PCB设计时，使用的是Allegro软件。在进行第一个板子设计时就遇到了这个布局的问题。导入网表之后，发现有好多的模块是相同的。因为刚开始不知道Allegro有模块复用的功能，所以就一点一点
一个学习信号完整性的layout工程师今天整理下PCB封装的3D 模型添加，此步骤并不是所有的公司使用，因为我们平常给器件添加一个实际的高度，就已经OK了。只不过我们在看整版的3D模型是，每个器件都是方方正正的，不太美观。所以有的人要求完成
FPGA作为主流的硬件编程语言，问世以来一直备受工程师青睐，但有很多小白不太了解FPGA项目的开发流程及注意事项，导致多走歪路，所以本文将重点分享FPGA的开发流程及注意事项。1、功能定义/器件选型在FPGA 设计项目开始之前，必须有系统功
一个layout工程师学习信号完整性之路在信号完整性的仿真是会经常遇到选择扫频方式，比如在PowerSI和HFSS 3D Layout中提取S参数，本人之前都是按照默认设置，也是不太明白其中的原理，今天在网上收集整理了一些资料，大家可以一起
全站最新内容推荐
